DDR信號抖動(dòng)測試,信號質(zhì)量測試,高速實(shí)驗室


　　目前內存的讀寫(xiě)基本都是連續的，因為與CPU交換的數據量以一個(gè)Cache Line（即CPU內Cache的存儲單位）的容量為準，一般為64字節。而現有的Rank位寬為8字節（64bit），那么就要一次連續傳輸8次，這就涉及到我們也經(jīng)常能遇到的突發(fā)傳輸的概念。突發(fā)（Burst）是指在同一行中相鄰的存儲單元連續進(jìn)行數據傳輸的方式，連續傳輸的周期數就是突發(fā)長(cháng)度（Burst Lengths，簡(jiǎn)稱(chēng)BL）。
　　在進(jìn)行突發(fā)傳輸時(shí)，只要起始列地址與突發(fā)長(cháng)度，內存就會(huì )依次地自動(dòng)對后面相應數量的存儲單元進(jìn)行讀/寫(xiě)操作而不再需要控制器連續地提供列地址。這樣，除了組數據的傳輸需要若干個(gè)周期（主要是之前的延遲，一般的是tRCD+CL）外，其后每個(gè)數據只需一個(gè)周期的即可獲得。下圖是CAS=2，BL=4時(shí)的時(shí)序圖

突發(fā)連續讀取模式：只要起始列地址與突發(fā)長(cháng)度，后續的尋址與數據的讀取自動(dòng)進(jìn)行，而只要控制好兩段突發(fā)讀取命令的間隔周期（與BL相同）即可做到連續的突發(fā)傳輸。


------------------------------------